NT京都2014に出展しました [雑談]

今年もNT京都の季節がやってきました。
NT京都はニコニコ技術部有志で開催される文化祭のようなもので、今年で6回目を迎えます。
ニコニコ技術部勉強会としては最古参のイベントです。

場所は京都西院の春日神社。
DSC02607.JPG

NT京都では数年前から招待展示枠があり、カンパを募って経費を出して出展をしてもらうという取り組みを行っています。
今年は1/1ヴィーゼルに来ていただきました!
DSC02601.JPG
自作戦車(プラモデルを1/1でつくる)

自分のブースではこれまでのアルテラマスターPの動画のネタと、冬コミ頒布物の展示を行いました。
DSC02547.JPG
DSC02549.JPG

今年は出展、見学あわせて約500名となりました。NT京都も定期イベントとしてじわりじわりと大きくなっていくのを感じます。
高槻ミーティングから数えて7年目になり、いろんな人が来るイベントなったと思います。
新しく入ってくる人もいれば常連も居り、進学しました・就職しました・彼女ができました・結婚しました・子供が生まれます、と人生の節目の話を聞くことも多くなって、なんとなく年賀状付き合いの感じもします。
いろいろとネタや気力をもらったんで、今年も頑張っていきたいですね。

余談
DSC02609.JPG
境内の桃が満開でした

冬コミ準備中 [雑談]

3日目 西館す-34a FPGAシンジケート
 頒布詳細はこちら → 冬コミ出ます(12/28追加)

コミケ0日目開始ですね。製本もいいかんじに仕上がってます。
DSC02446.jpg

ギリギリで最後のブツが間に合いました!
Terasic DE0を痛くする交換用のキャラ天板です。キュートな渦子をぜひお手持ちのDE0にお迎えください
DSC02453.jpg
DE0用キャラクター天板(渦子)
頒布価格3000円 頒布数20枚

他、頒布詳細に関してはこちらのエントリをご覧ください → 冬コミ出ます(12/28追加)

では皆さま、12月31日 西す-34a FPGAシンジケートでお待ちしております。

冬コミ出ます(12/28追加) [雑談]

冬コミ受かりました。久しぶりの新刊の予定です。
3日目 西館す-34a FPGAシンジケート

新刊:FPGA技術増刊号、FPGA技術SPECIAL No.1
hyousi.png
内容
 第1章 The Road to Innovation Drive
  ALTERA30周年記念を勝手に祝う! (サンプルpdf)
  ALTERAの30年の歩みを抜粋紹介&す~氏による現地参拝旅行記 (サンプルpdf)

 第2章 THE ALTERA M@STER
  特集:実践 ALTERA FPGA開発入門! (サンプルpdf)
  最新のQuartusII 13.1 WebEdition&Qsysのチュートリアルをどこよりも早く収録
  ヤマもオチもない前代未聞のラノベスタイル・チュートリアル

 第3章 Formless Living Bodies
  きしだなおき氏による高位合成言語を実装する話。オレオレ高位合成言語つくろうぜ (サンプルpdf)

頒布価格1000円 頒布数90部(予定)

FPGA技術Vol.4のQuartusIIチュートリアルを最新版の13.1環境用に新たに加筆訂正をしました。
加筆しすぎてNiosII SBTの話が入らなかったので、そこはFPGAマガジンNo.1で補間をお願いします。
 → 高速ビデオ・インターフェース×FPGA (FPGAマガジン No.1)(Amazon)

そのほかの頒布予定は
DE0 LCDオプション基板「ULEXITE」 (※DE0は別売りです)
DSC02348.jpg
DE0専用4.3インチフルカラー液晶ユニット(ステレオ音声出力付き)&専用アクリル天板のオプションキット
頒布価格10000円 頒布数15セット

生板&専用アクリル天板のみの生板キット(部品入手および組み立ては購入した方が行ってください)
頒布価格3000円 頒布数7セット

Physicaloid FPGA基板「PERIDOT」
physicaloid_wp2_1920x1080.jpg
AndroidやGoogle Chromeブラウザから簡単に使うことのできるPhysicaloid対応のFPGAボード
頒布価格10000円 頒布数4個限定
※二次ロットがC85に間に合わないため、MFT2013の先行頒布版(限定化粧箱仕様)の放出品になります。
どうしてもMFTバージョンが欲しいという方に!

二次ロットの販売予約はこちらでお知らせいたします → Physicaloid FPGA PERIDOT ウォッチページ

DE0用の渦子アクリル天板 (※DE0は別売りです)
DSC02453.jpg
ギリギリで間に合いました!DE0の交換用キャラクター天板です。
今回表紙も描いていただいたしぇごさんのキュートな渦子をUVプリント&レーザー加工で天板に印刷しました。

DE0用キャラクター天板(渦子)
頒布価格3000円 頒布数20枚

よろしくお願いします!

DE0用のカスタムアクリル天板 [雑談]

先日公開したDE0用のアクリル天板データ(DE0用のアクリル天板を採寸してみた参照)を使って、ニコニコ技術部のメンバーが早速DE0のカスタム天板を作ってました。



今回はDE0の天板データに、我らがF.P.G.A.の紋章を刻印しています。
製作に協力していただいたのは岐阜県にあるf.Laboというところ

IAMASイノベーション工房[f.Labo]
http://f-labo.tumblr.com/

DE0用のアクリル天板を採寸してみた [雑談]

FPGAエントリモデルとしてもはや不動の地位を築いたTerasic DE0。
これの最大の特徴はアクリル天板が付いていることだろう。カコイイ!
de0_bm.jpg

このアクリル天板、レーザーカッターの格好の題材ということで、カスタム天板をつくるために採寸をしてみた。DE0のアクリル板厚は実測で3.1mmで、t=3.0か3.2か微妙なところ。まあどっちでもいいけども。

さて、単にレーサーカッターで天板をつくるだけならDXFにするのが一般的なのだけど、DE0はFPGAベースボードでもあるので、基板とアクリルを共通の座標で設計したいということがまれによくある。
なので、今回はPCBEで作図をした。
panel_DE0.png

補助レイヤに外形と穴位置、DE0基板上のLCDコネクタ、GPIO0、GPIO1およびRS-232Cのピン位置もマークしてある。この補助レイヤを基準にしてアートワークをすれば、DE0にピッタリ収まる基板とカスタム天板をセットで作ることができる。
また、孔レイヤーにはドリル位置用にφ3を配置。基準レイヤーには作図の基準ライン、アクリルパネルレイヤーにレーザー加工用にベクトルデータを配置している。

このデータではレーザー加工でアクリルが蒸発する切断しろを0.1mmとして、寸法に対して0.05mmだけ外側になるようにラインを引いている。この設定はFPGA-Cafeのレーザーカッターでの実測なので、別の加工機で行った場合は仕上がり寸法が異なる場合があるので注意。
出力の高いものほどカットしろが大きくなる傾向にあるらしく、ざっと調べてみたところでは業務用だと0.3mmほど削れるようだ。

panel_DE0.pcb のダウンロード

DXFにエクスポートしたのはこちら
DE0_toppanel.dxf のダウンロード

使用にあたり特に制限は設けないのでご自由にお使い下さい。

ニコニコ町会議 [雑談]

11月3日の北九州高専文化祭に(ありがたいことに)お声をかけていただきまして、ニコニコ町会議の全国ツアーとして開催中のニコニコ文化祭2012にニコニコ先生として出席します。
http://ex.nicovideo.jp/bunkasaitour

弱電&ロジックメインで機械系には大して詳しくない人間が高専ロボのコメンテーターなんかやって良いんでしょうか‥‥。
高専ロボは独特の文化圏があると聞き及んでおりますので、よく分からないことは視聴者にどんどんぶん投げてラクをしたいと思ってますのでどうかご助力のほどを。

そういや衣装は白衣らしいですよ。白衣デビュー!

諸行無常と因縁生起 [雑談]

・FPGAにかかわって何年くらいですか?と聞かれて

 最初にPLDに触ったのはXilinxのXC9500シリーズで当時1999年。
 その後、2000年頃にMAX7000シリーズに移って、FPGAをメインに使い始めたのは2001~2002年頃。ちょうど初代Niosがアナウンスされ始めたあたりで、当時はAPEX20KEを使ってた。
 その後、Cycloneシリーズが入手できるようになって以降はひたすらCycloneを使って、いつの間にやら10年。

 自分でもわりと希有なタイミングだったと思うのは2000年あたりを境に、急速にASICの設計が無くなり小規模なものはほとんどPLDが使われるようになったこと、それからNiosを初めとするFPGAのIPコアのブロックビルド手法が立ち上がり始めたこと。

 この2つはそれまでASICが前提だったHDL設計と、FPGAの設計とを大きく分けるターニングポイントだった思う。


・FPGA界隈の若手技術者に向けて伝えたいことは?と聞かれて

 これから入門ではなく、既にプロとしてFPGAに関わるエンジニア、という前提で話を。

 一つめ。
 プロである以上、与えられた業務に関しては遺漏なく遂行してあたりまえ。

 マネージメントに問題があり、能力を超えた仕事を割り当てられることもあるけど、会社組織という営利団体に属する以上、これはやらねばならないこと(※ただし程度による)。
 技術者である前にビジネスマンであるということは肝に命じておかねばならない。

 二つめ。
 エンジニアである以上、常に向上心を持つこと。

 ときに向上心は渇愛(かつあい・貪りの心の状態)をもたらし、自身に余計な苦を招くことも多々あります。ありますが、もっと、もっとだ、と欲して止まぬ欲望が無ければ到達できない高みがあるのもまた事実。
 これから業務として長く関わっていかねばならない中で、向上心のあるなしは5年、10年経ったときに決定的な差となって表れる。

 三つめ。
 技術は一つの事柄から成るものではないという理解。

 特にFPGAは応用範囲が多岐に渡るため、分野によって使われ方に大きな差がある。
 最初に触れる文化が自分に大きな影響をもたらすものですが、そこの作法や考え方が普遍だと思わないことが肝要。
 今、自分が関わっている以外の事柄について、それを支えているものが何なのか、その基本になっているものが何なのか、それを応用しているものが何なのかという点に考えを巡らせておくべき。
 視点を変えれば違う風景が見えるものだし、また裾野を広げないと専門分野も伸びない。

 最後に。
 どこへ進むことになるのかは自分次第。

 日々のルーチンワークをこなしていく中では、この世がつい常住不変であると錯覚しがちになる。
 が、諸行無常と言うように、世の中も他人も自分も、望む望まざるに関わらず絶えず変わっていくもの。
 常に変化する無常の世であるからこそ、それを良い方向に変えていくのも、あるいは悪い方向に流されていくのも、全ては今、この現在の自分の行い次第である、と。

 10年後に、こんなはずではなかった、と言わない選択をしたいものです。


・これからFPGAを学んでいきたいと思っている入門者になにか、と聞かれて

 入門に向けて、というとこれがなかなか難しいところ。

 一つアドバイスをするとしたら、既に学んだものや経験など、自分の知識体系の前提にむりやり当てはめて理解しようとしない、ということ。

 FPGAを含めた広義のPLDの理解には、時系列で理解する所謂ソフトウェアではなくて、平面の回路図をイメージすることが重要になる。
 よく、マイコンでC言語をやっていて、文法が似ているからとVerilogから入って理解の壁に突き当たっている人が居るけども、そのほとんどが、ハードウェアの並列動作を、ソフトウェア的な逐次実行の前提にむりやり当てはめようとして理解に失敗しているパターン。

 ソフトウェアとハードウェアはそれぞれ違う世界。違う流儀、違う作法、違う概念、違う常識、違う前提で設計する。
 もし、新しくFPGAの世界に踏み込むならば、そこは今まで住んでいた場所とは何もかも異なる文化の場所だと心すること。

 違う文化を理解するのには誰だって時間がかかるもの。
 何もないところから、その文化を形成するための前提を自分の中に作っていかなければならないから。
 すぐに理解できないからと、安易にそれまで自分がいた世界の常識をあてはめて分かろうとするから、理解の壁にぶつかって失敗するのです。

 こつこつと前提の蓄積を進めていくと、それまで理解不能だったいろんなものがいっぺんに繋がる瞬間が必ず来る。
 それまで焦らず、じっくりと土台となる知識を詰めていくことが肝要。


 声色は未だ必ずしも道を障らざるも、聡明は乃ち道を障るの藩屏なり
 (菜根譚前集34節より)


・如是我聞

 「諸行無常」と「因縁生起」
 昔はいろいろと目先のコトバに走ったりしたもんですが、一巡りして仏教用語に戻ってきまして。

 この世のあらゆるものは常ならず、移り変わってゆく。
 そして自分の行いで良くも悪くも変化するもの。

 これまでの全ての積み重ねの上に今があり、今の向こうに未来が続いていくのだと信じております。

タグ:FPGA

開発手法のトレンド [雑談]

 データが古い話なんでアレなんだけども、2009年度の全世界でのPLD市場規模は37億ドル、ASICが約120億ドル、ASSPが約400億ドルという見積もりで、この中にはアナログICやDRAM、PC用のCPUやチップセットは含まれない。これらASSPをのぞく汎用半導体(PC用含む)の市場規模だとおよそ2550億ドル。
 これを見ると、PLDの37億ドルを4社が稼ぎ出してるのに対してASICは全世界で寄ってたかってその3倍程度しか稼げてない。ASIC専業の会社が全世界で12社しかない訳じゃないだろう。最低でもゼロが1個多い。関わる人数だったらゼロがもう1個ぐらい違うんじゃないかと推測してる。
 そう考えると労働力あたりの市場規模ではPLDの方が2桁ぐらい効率よく稼げてる計算になる。もちろんここにはインプリメントにかかる人件費は入ってない。

 で、話を国内に引き込むと、国内でのPLDとASICの規模差はまだ7倍以上あると言われ、関わってる人数差もたぶん同じぐらいで、年々差は縮まってるとはいえ、まだ50~100倍ぐらいの差があると思う。
 そうすると、国内での労働力対市場規模のコストパフォーマンスは14倍ちょい。もっと差は大きいはずだけど、これもソフト系と同じでトップと底辺で生産能力に10倍以上の開きがあるからだろう。国内ASIC規模が縮小すると、ASICエンジニアからPLDエンジニアへの転向が増えることは容易に予想がつく。両方ともHDL記述でチップ設計をしているから。
 ただ、FPGAとASICとではテスト工程と設計工程が根本的に違う。

 実際、ASICエンジニアがFPGAプロダクトを設計してもうまくいかない。
 ASICとFPGAでは設計の作法がぜんぜん違うからだ。ASICの作法でFPGAを作る、つまりFPGAを劣化ASICとして使ったらデバイスコストの分だけ割高になってしまう。FPGAの最大の利点はASICの1/100~1/500の時間で実機動作させることが可能な点。
 プロダクトの開発コストの大半は人件費。FPGAがASICの1/100の時間で作れるのなら、1/100の人数でよいという話。TATが2桁半違うというのは製作フローを根こそぎひっくり返すに等しい。
 ASICエンジニア(の割と人足に近い方)にそういう事を話すと「そんなばかな!」と言うけれども、実際に1/100の人数でほぼ同期間かそれ以下で同じものは作れる。ただ、開発効率100倍のままここに人足転向組が入ってくると、品質が下がって人件費ダンピングが起こることは明白なので、ASIC市場規模シュリンクで余剰した人材は「FPGAには来て欲しくない」というのが本音なのだ。
 だって邪魔だもん(身も蓋もない言い方)

 来て欲しいのはASICの作法に毒されてないFPGAネイティブの若い人。
 HDLでハードを設計して手元でプログラミングする、というのがPLD第一世代。たぶんいま40代前半ぐらいの人じゃないかな? そこからラピッドプロトタイピングを経てラピッドプロダクトになり始めたのが第二世代。30代後半ぐらい。さらにFPGA性能が上がっていろんな機能が入り始めた第2.5世代を経て、ソフトウェアミクスドのSoC設計に至る第三世代(いまここ)
 第2.5世代あたりからすでにその兆候はあるものの、第三世代から明らかに変わるのは単なる実装設計から機能レベル設計、機構(システムレベル)設計になるということ。
 こうなるともうASICの作法はまったく通用しなくなる。必要なのは人足じゃなくてプロデューサー。
 第四世代がどうなるのかわからないけど、たぶん設計粒度を引き上げて必要な機能を膨大なライブラリからチョイスしてくる形になるんじゃないかと予想してる。きっと C#.NET Framework みたいな感じになる。そうなると価値を決めるのはシステムレベル設計と実装速度。ハードウェアは(コア部分を製造するごく一握りのメーカー以外)価値を生まなくなる。

 こうなったときに、機能ブロックの実装をどういう形態で行うのか、個人的にはそこにすごく興味がある。
 ソフトウェアのようにオープンプラットフォームでオープンソース開発が主流になるんだろうか? それとも業界標準のセミクローズドの設計になるのだろうか? はたまた、まったく新しい設計手法が登場して主流になるのだろうか?
 何にせよ、ワクワクするね!

DE0用テストベッドモデル [雑談]

ちまちまと作ったり直したりしているDE0用使ったAvalonMMスレーブテストモデルがだいたい一段落ついたので公開。

DE0 "Cineraria" (サイネリア)
・CPU   NiosII/f 133.3MHz    命令キャッシュ16kバイト、データキャッシュ8kバイト、FPU、カスタムSIMD命令 ・メモリ   64Mbit SDRAM 133.3MHz    AvalonMM SDRAMスレーブ(QuartusII標準ペリフェラル)   32Mbit NOR Flash    AvalonMM CFIメモリスレーブ(QuartusII標準ペリフェラル)   4Mbit EPCS    AvalonMM EPCSメモリコントローラ(QuartusII標準ペリフェラル) ・VGA   AvalonMMマスタペリフェラル(自作)   640×480,32k色ビットマップ ・PS/2ポート   AvalonMMスレーブペリフェラル(DE0サンプルから流用) ・UART、JTAG-UART、タイマ、スイッチ入力GPIO、LED出力GPIO   AvalonMMスレーブペリフェラル(QuartusII標準ペリフェラル)


今回はこれにテスト中の8bit音源"LoreleyWSG"を載せてテストを行っている。
LoreleyWSGは波形テーブル音源で、自作の高性能PCM音源Loreleyから派生したもの。
HDLそのものはどこも流用されていないけども、構造コンセプトが同じなのでLoreleyのラインナップになっている。

LoreleyWSGの特徴は所謂PCM音源でない代わりに、拡張音源モジュール部分にFM音源やPSG音源を搭載できるよう、波形テーブルの一部がPCMミキシングチャネルになっている点。もちろん、拡張音源モジュールにPCM音源も搭載できる。
それと、設計コンセプトを8bitに限定した代わりに、とにかく低リソースになるよう特化した設計になってるところ。

今回テストしているLoreleyWSGはG.I.M.I.C.プロジェクトに提供することを前提に、Cyclone EP1C3T100にインプリメントすることを目的としている。
仕様は下記の通り。

・WSG音源   最大64和音、ステレオ出力   8bit×32要素の波形テーブル×16音   拡張音源モジュール用ライン×5(FMメロディ、FMリズム、PCM ch0、PCM ch1、ノイズ) ・拡張FM音源   YM2413互換音源(ESEMSX VM2413)   メロディ出力、リズム出力独立 ・拡張PCM音源   8bitリニアPCMストリーム再生チャネル×2(ステレオ対応)   サンプリング周波数48kHz,24kHz,16kHz,12kHz,9.6kHzに対応


タグ:FPGA Cineraria DE0

秋月部品で作るデジタルオシロ計画 [雑談]

さて、スプライトエンジンを作るとか言っときながら全く別なコトしてるわけですがw
もともと自作で100MHz帯域のDSOアナログフロントエンドを設計したわけですが、だーいぶ前に基板を設計したのち諸事情あって宙ぶらりんになったままになってる(訳:あきたw)ので、ちょっと別方面からもいっぺんやってみるかという話。

前回は研究というのもあってかなりレベルの高い設計をしていたけれども、今回は基本設計を踏襲しつつ、入手性の良い部品でどこまでできるかというチャレンジをしてみた。
というわけで、可能な限り秋月で入手できる部品でデジタルオシロを作っちゃろうという割と無謀な計画をブチ上げてみたり。
#まあ実際の所は計画より前に部品を眺めてたときに作れそうな部品を見繕っていたんですが^^;

DSC01173.JPG
タグ:秋月